PAT-NO:

JP401091470A

DOCUMENT-IDENTIFIER: JP 01091470 A

TITLE:

INPUT PROTECTING CIRCUIT

PUBN-DATE:

April 11, 1989

INVENTOR-INFORMATION: NAME HIROI, MASAKI INO, MASUMITSU OSADA, TAKETO KOBATA, MITSUHIRO

ASSIGNEE-INFORMATION:

NAME

RICOH CO LTD

RICOH RES INST OF GEN ELECTRON

COUNTRY

N/A N/A

APPL-NO:

JP62249160

APPL-DATE: October 2, 1987

INT-CL (IPC): H01L029/78, H01L027/12

US-CL-CURRENT: 257/357, 257/E29.281

## ABSTRACT:

PURPOSE: To improve reliability, by arranging a p-channel type thin film transistor(TFT) and n-channel type TFT, and providing these TFTs with a back gate to lead out electric potential from an active layer.

CONSTITUTION: Thin film transistors Q<SB>1</SB> and Q<SB>2</SB> are provided with a back gate to lead out electric potential from an

active layer 4. Polycrystalline silicon is used for the active layer 4 which is constituted of intrinsic semiconductor. A back gate electrode 13 is arranged to lead out the electric potential of the active layer 4, from the opposite side of a gate electrode  $\bar{1}1$ , and connected to the active layer 4 via a back gate diffusion layer 14. As a result, the channel forming electric potential of the thin film transistors Q<SB>1</SB>, Q<SB>2</SB> at the time of operation is stabilized, and the polarity of carrier generating in the active layer 4 can be discriminated. Therefore, when the title device is used as an input protecting circuit, high reliability is stably obtained.

COPYRIGHT: (C) 1989, JPO&Japio

## ⑲ 日本国特許庁(JP)

⑩特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平1-91470

<pre>⑤Int.Cl.4 H 01 L 29/78 27/12 29/78</pre>	識別記号 3 1 1	庁内整理番号 X-7925-5F	❸公開	平成1年(	1989	)4月11日
	3 1 1	7514-5F K-7925-5F	未請求	発明の数	1	(全5頁)

**砂発明の名称** 入力保護回路

②特 願 昭62-249160

**塑出** 願 昭62(1987)10月2日

79発明者 廣 居 正樹 宮城県柴田郡柴田町大字中名生字神明堂3-1 リコー応 用電子研究所株式会社内 70発 明 者 猪野 益 充 東京都大田区中馬込1丁目3番6号 株式会社リコー内 ⑫発 明 者 武 人 長 田 東京都大田区中馬込1丁目3番6号 株式会社リコー内 ⑫発 明者 木 幡 光 裕 宮城県柴田郡柴田町大字中名生字神明堂3-1 リコー応 用電子研究所株式会社内 砂出 顖 人 株式会社リコー 東京都大田区中馬込1丁目3番6号 ⑦出 賏 人 リコー応用電子研究所 宫城県柴田郡柴田町大字中名生字神明堂3-1

株式会社

砂代 理 人 弁理士 柏 木 明

明 却 書

1. 発明の名称 入力保護回路

#### 2. 特許請求の範囲

入力増子と正の電源ラインとの間にドレイン電極・ソース電極が接続されず性半導体による多結晶シリコンの活性層を備えたpチャネルの専膜ンとの間に接続されず子と負が接続されがから配極・ソース電極が接続されがったの間にドレイン電極・ソース電極が接続する作出を開発を開えたのの薄膜トランジスタとを設けているととを特徴とする人力保護によった。

## 3. 発明の詳細な説明

技術分野

本発明は、半導体集積回路、例えば等倍光セン サ用のセンサ駆動用シフトレジスタ等に対する入 力保護回路に関する。

### 従来技術

従来、この種の技術としては、例えば特開昭59-143368号公報(半導体集積回路装置)、特開昭59-175164号公報(半導体装置)、特開昭60-225469号公報(絶縁基板上MOS形電界効果トランジスタ)、特開昭60-241266号公報(半導体装置及びその製造方法)等に示されるものがある。

即ち、TFT(檸膜トランジスタ)を構成要素とする半導体集積回路は通常総縁基板上に形成成成 れるため、同電位となる導電性の共通の基板がない。よつて、静電気などによる複膜回路の破壊を防ぐための保護回路を、単結晶シリコン基板上に形成されるLSIの場合に通常採用されている保護回路と同じ構造では構成できない。このような

LSIで採用されている保護回路の構成中、TFTによるLSIの保護回路として採用し得るのは、入力保護抵抗方式だけである。従つて、従来のTFTによるLSIでは静電気などによる素子破壊に対して弱いものである。上述した公報はこのような問題に対処しようとするものである。

これらの技術に基づき、例えば透明絶縁を極 (又は透明絶縁膜)上においてTFT(薄膜第99 と用いた入力保護回路としてレレスを開いた入力保護回路としてレントル保護の表してレントルのはがある。まず、シフトカ端に対する入力の間がある。カ信号用の入力の間がある。大力の電極・ソース電極が接続され、かつ、電極が負の電源ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには極が負の電流ラインには、かつ、ゲート電極が負の電流を表

の p \* 拡散層又は n \* 拡散層 3 に対しては層間絶縁 膜 5 を介してドレイン電極 6 及びソース電極 7 が 形成され、層間絶縁膜 5 のコンタクトホール 8 を 介して電気的に接続状態とされている。一方、前 記活性層 4 上にはゲート酸化膜 9 及び多結晶シリ コン層 1 0 が形成され、ソース電極 6 やソース電 極 7 とは異なる方向に配設させたゲート電極 1 1 に接続されている。 1 2 はコンタクトホールであ る。

ところが、このような従来方式の場合、 薄膜トランジスタ Q. . . . Q. . において、活性層 4 から聞むがとられていないため、 無駄な空乏層の拡がりを生じ、 不安定な状態にある。 即ち、 薄膜 1 砂 で で で で なり、 で は 0 のが で で で で なり、 で となり、 活性層 4 内に発生する キャリアの 正 食が不明となる。 この結果、 入力保護回路 として、 使来のものは僧類性に欠け、 更には耐圧性の点で も 思いものとなっている。

に接続されたnチヤネルの電界効果型の薄膜トランジスタQ』が設けられている。

このような P チャネル型 薄膜トランジスタ Q ... と n チャネル型 薄膜トランジスタ Q ... と を 数 けっことにより、入力端子 1 から静電気などが印加とない、 たちのトランジスタ Q ... Q ... の一方はオンンスタ の リース・ドレイン間の べんた 方のトランジスタのソース・ドレイン間の べんしん イクダウンにより、 Hレベル電位 又は し で る で る で あ る ら で あ る 。 と の ま な 値となり、 駆動 回路 を 保 後 し 得るものである。

ここに、薄膜トランジスタQ.又はQ.の構造を 第10図及び第11図に示す。まず、透明絶縁基 板として石英基板2が設けられ、この石英基板2 上にpチヤネル型であればp<sup>+</sup> 拡散層(nチャネ ル型であればn<sup>+</sup> 拡散層)3によりサンドイツチ された活性層4が形成されている。これらの両側

#### 目的

本発明は、このような点に鑑みなされたもので、 信頼性及び耐圧性を向上させ得る入力保護回路を 得ることを目的とする。

#### 構成

以下、本発明の第一の実施例を第1 図ないし第

3 図に基づいて説明する。第9 図ないし第11図で示した部分と同一部分は同一符号を用いて示す。本実施例は、端的には、活性層4 から電位をとるバックゲート付きの確談トランジスタ Q , , Q , としたものである。このようなバックゲート付きの辞談トランジスタ Q , , Q , を用いることにより、辞談トランジスタ Q , 又は Q , の動作時のチャネル形成電位が安定し、活性層4 内に発生するキャリアの正負が判るので、入力保護回路に用いた時、安定し信頼性の高いものとなる。

第2図及び第3図にパックゲート付きの薄膜トランジスタQ.又はQ.の構造を示す。ここに、本実施例(以下の実施例でも同様)では、活性層4には多結晶シリコンが用いられ、かつ、この活性層4は真性半導体によるものである。又、ゲート電極11とは反対側より活性層4の電位をとるためのパックゲート電極13が設けられ、パックゲート拡散層14を介して活性層4に接続されてい

減されて安定したものとなり、かつ、耐圧性も増 すものとなる。

ここに、活性層 4 は前述した如く多結晶シリコンによるものであるが、拡散層 3 は p \* 形の場合であればポロンドープの多結晶シリコン、 n \* 形の場合であればリン又は砒素ドープの多結晶シリコンの多結晶シリンなが用いられ、ゲート酸化 g には多結晶シリコン(多結晶シリコン(多結晶シリコン(多結晶シリコン(のと一体)が用いられる。又、常極 1 3 などの金属電極としては A l 、 A l S i 、 M o などが用いられ、層間絶縁膜 5 (ないしは保護)には S i O 、又は S i 、N、が用いられる。

つづいて、本発明の第二の実施例を第4図により説明する。本実施例は、活性層4の電位をソース電極7側からとるようにバツクゲート電極13 を配設し、活性層4の電位をドレイン電極6側から分離させるようにしたものである。 る。より詳細には、第3図は、左側がゲート電極 11側となり、右側がパツクゲート電極13側版 なる断面を示し、活性層4とパツクダート なるに位置させて石英雄板を は同一平面に位置させて石英膜5にした 成されている。それでパツクゲートなりがった がパツクグリクゲートを がパツクグリクゲートを がパツクグリクゲートを がが、つまりの がに接続されてパツクケート本 を図ったものであり、がいる。 を図ったものである。なお、第3図のWは神膜トランジスタ部分の幅を示す。

このような構成において、活性層4領域を真性 半導体とした場合、空乏層が拡がりやすく、耐圧 性にも欠けやすい。しかるに、本実施例のように パツクゲート電極13を設けて活性層4にも電位 を与えることにより、無駄な空乏層の拡がりが軽

本実施例によれば、前記実施例と同様に活性層4の電位の安定化を図ることができるとともに、 パツクゲートのソース・ドレイン間の耐圧もより 大きなものとすることができる。

なお、これらの実施例においては、パックゲート拡散層14として、①拡散しないもの(イントリンジックなもの)、②拡散したもの(n チヤネル型の場合には p 拡散パックゲート拡散層とする)の2タイプが使用できる。

本発明の第三の実施例を第5図により説明する。 本実施例は、パックゲート拡散層14を簡形形状 に形成し、薄膜トランジスタとしての幅Wの値が 大きくなり、かつ、活性層4領域に対して平均的 にパックゲート電位がかかるようにしたものであ る。本実施例によれば、活性層4の電位はより安 定したものとなる。

更に、本発明の第四の実施例を第6図及び第7

図により説明する。本実施例は、透明絶縁基板 (又は透明絶縁膜)に代えて、導電性基板(又は 導電性膜)16上に神膜トランジスタQ. 又はQ. を形成する場合への適用例である。この場合、活 性層4を挟んでゲート電極11の反対側から活性 層4と導電性基板16とをコンタクトホール17 で接触させることにより、導電性基板16自体を パツクゲート電極とするようにしたものである。 これにより、活性層4に殆どロスなく電位をかけ ることができる。

ちなみに、本発明方式のバックゲート付きの存 膜トランジスタの場合のドレイン・ソース間電流 IDSとドレイン・ソース間電圧 VDSの IDS - VDS 特性を第 8 図に示す。 破線はバックゲート なしの 従来方式の IDS - VDS 特性を示す。 この特性から もバックゲート付きのほうが耐圧性がよいことが 判る。

1 … 入力端子、4 … 活性層、6 … ドレイン電極、7 … ソース電極、11 … ゲート電極、13 … パツクゲート電極、Q<sub>1</sub>, Q<sub>2</sub>… 痔膜トランジスタ

出 願 人 株 式 会 社 リ コ ーリコー応用電子研究所株式会社

代理人 柏 木 明

効果

本発明は、上述したように活性層から電位をとるパツクゲート付き構成としたので、活性層の電位を安定したものとし、入力保護回路として信頼性及び耐圧性を向上させることができるものである。

#### 4. 図面の簡単な説明

第1図ないし第3図は本発明の第一の実施例を示すもので、第1図は回路図、第2図は摂略平面図、第3図は接略断面図、第4図は本発明の第二の実施例を示す概略平面図、第5図は本発明の第三の実施例を示す機略平面図、第6図は本発明の第四の実施例を示す概略平面図、第7図はその概略断面図、第8図はIDS-VDS特性図、第9図はいし第11図は従来例を示すもので、第9図は回路図、第10図は概略平面図、第11図は概略断面図である。





